[科普中國]-宏融合

宏融合（Macro-fusion或Macro-ops fusion）是一項旨在提高x86處理器性能的技術。支持宏融合的處理器可令多條（通常為兩條）x86指令融合為一條執(zhí)行，從而提高了處理器的吞吐率。

原理x86是典型的CISC架構。為了便于實現流水線和超標量，90年代中期以后的主流x86處理器均在前端使用解碼器將x86指令翻譯成類似RISC指令的微指令送入后端執(zhí)行。一條x86指令將被解碼成一條或多條微指令。受解碼單元和執(zhí)行單元數目限制，在同一時鐘周期內，前端能夠解碼的宏指令最大數量和后端能夠執(zhí)行的微指令最大數量都是有限的固定值。宏融合將在程序中經常連續(xù)出現的若干條x86指令在解碼前融合成一條，從而提高了解碼器的效率；同時，融合后的多條x86指令可以被解碼成一條微指令，從而也提高了后端執(zhí)行的效率。據估計，運行典型的x86程序時，宏融合可以帶來約11%的性能提升。

目前，英特爾基于Core、Nehalem和Sandy Bridge微架構的處理器和威盛凌瓏處理器均支持宏融合，而超微(AMD)的處理器尚不支持這項技術。1

可被宏融合的指令在英特爾的實現中，特定的兩條連續(xù)x86指令可以被一個解碼單元在一個時鐘周期內解碼成一條微指令，因此4個解碼單元可在一個時鐘周期里解碼5條x86指令。這兩條x86指令中的第一條必須是影響標志位的指令，如TEST或CMP；第二條必須是條件跳轉。這樣的組合在編譯器生成的代碼中非常常見，因此程序不需要重新編譯就可以獲得性能提升。

Core和Nehalem微架構只支持將TEST或CMP作為第一條指令。具體而言，當第一條指令是TEST時，第二條指令可以是任何的條件跳轉指令；而當第一條指令是CMP時，Core微架構的處理器僅在第二條指令是JA（JNBE）、JAE（JNB、JNC）、JE（JZ）、JNA（JBE）JNAE（JC、JB）或JNE（JNZ）時支持宏融合，但Nehalem微架構的處理器在第二條指令是JL（JNGE）、JGE（JNL）、JLE（JNG）、JG（JNLE）時也支持宏融合。

在Sandy Bridge微架構的處理器中，英特爾進一步拓展了宏融合的支持范圍。例如，除TEST和CMP外，ADD和SUB等作為第一條指令也可以參與宏融合。1

限制一個時鐘周期里最多只能完成一次宏融合。

第一條指令的兩個操作數中必須至少有一個寄存器，即不支持內存和立即數之間的比較。

以下限制僅適于用Core微架構的處理器

宏融合只支持32位程序，包括在64位操作系統(tǒng)下運行的32位程序。這也是某些程序的32位版本較其64位版本運行更快的原因之一。1

本詞條內容貢獻者為:

李嘉騫 - 博士 - 同濟大學